Laporan Akhir Modul 1 Percobaan 1

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian  

6. Analisa  

7. Download File  

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

    

Gambar 1.1 Module D’Lorenzo

Gambar 1.2 Jumper

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S 
4.  Jumper

3. Rangkaian Simulasi[Kembali]

Rangkaian percobaan

Rangkaian pada proteus

4. Prinsip Kerja[Kembali]

a. saklar

untuk keadaan awal masing-masing saklar dihubungkan ke line power yang mana bernilai 1 sebaliknya bila dihubungkan ke ground maka nilai dari inputnya adalah 0. 

b. gerbang AND

Saklar yang dihubungkan ke gerbang AND dengan 2 input, nilai dari masing-masing inputnya itu bernilai 1, untuk prinsip kerja gerbang AND adalah perkalian maka output dari kedua gerbang tersebut adalah 1 ( 1 x 1 = 1 ), kemudian untuk gerbang AND dengan 3 input karena salah satu kaki inputnya terhubung ke ground maka outputnya berlogika  1 ( 1 x 1 x 1 = 1) 

c. gerbang OR

Output dari gerbang AND akan menjadi nilai input dari gerbang OR, untuk gerbang OR dengan 2 input memiliki 2 input bernilai 1 dan 1 input bernilai  1, karena prinsip kerja gerbang OR adalah penjumlahan maka outputnya adalah 1 (1+1 = 1) dan untuk gerbang OR dengan 4 input memiliki 4 input bernilai 1, sehingga output yang didapatkan adalah berlogika  1 (1+1+1+1 = 1)

d. gerbang X-OR

prinsip kerja dari gerbang X-OR adalah jika nilai jumlah inputnya ganjil maka outputnya bernilai 1, sebaliknya jika nilai jumlah inputnya genap makan outputnya bernilai 0. hasil dari gerbang OR akan menjadi input dari gerbang X-OR, dari percoban nilai input di kedua kakinya adalah 1 sehingga   outputnya berlogika  0 (1+1 = 0 "genap")

e. gerbang X-NOR

gerbang X-NOR merupakan kebalikan dari X-OR, apabila jumlah inputnya genap maka outputnya berlogika 1, sebaliknya jika nilai jumlah inputnya ganjil maka outputnya berlogika  0. pada percobaan masing-masing kaki gerbang X-NOR bernilai 0 sehingga output yang didapat berlogika  0 ( 0+1=0 "genap") dan pada logic probe diperlihatkan nilai input dari rangkaian ini adalah 0

5. Video Rangkaian[Kembali]

6. Analisa[Kembali]

7. Download File[Kembali]

• Download vidio percobaan di sini

• Download datasheet gerbang AND Unduh

• Download datasheet logicprobe di sini

• Download datasheet switch di sini

• Download datasheet gerbang XNOR di sini

• Download datasheet gerbang XOR di sini

• Download datasheet gerbang NOR di sini

• Download datasheet gerbang NAND di sini

• Download datasheet gerbang OR di sini